LatticeXP FPGA現場可編程門陣列LFXP15C5FN484C
發布時間:2024-04-25 10:11:52 瀏覽:2845
LatticeXP FPGA現場可編程門陣列是一種集成電路,結合了邏輯門、嵌入式內存和高性能I/O接口,采用非易失性和無限可配置的單一架構,以支持成本效益高的系統設計。它利用可重編程的非易失技術ispXPTM技術,提供靈活的I/O緩沖器、可編程的系統邏輯緩沖器,即時開啟功能,設計安全性高,并具有良好的性能。此外,LatticeXP還支持專用的DDR內存、TransFRTM重配置功能,高達DDR333接口等特性,提供多種密度和封裝選項,以及針對不同需求的器件供電電壓選項。整體來看,LatticeXP系列器件在系統設計中具有廣泛的應用潛力,并提供了豐富的功能和性能優勢,可滿足復雜系統設計的需求。
| Device | LFXP3 | LFXP6 | LFXP10 | LFXP15 | LFXP20 |
| PFU/PFF Rows | 16 | 24 | 32 | 40 | 44 |
| PF/PEF Columns | 24 | 30 | 38 | 48 | 56 |
| PFU/PFF(Total) | 384 | 720 | 1216 | 1932 | 2464 |
| LUTs (K | 3 | 6 | 10 | 15 | 20 |
| Distributed RAM (KBits) | 12 | 23 | 39 | 61 | 79 |
| EBR SRAM (KBits | 54 | 72 | 216 | 324 | 396 |
| EBR SRAM Blocks | 6 | 8 | 24 | 36 | 44 |
| Vec.Voltage | 1.2/1.8/2.5/3.3V | 1.2/1.8/2.5/3.3V | 1.2/1.8/2.5/3.3V | 1.2/1.8/2.5/3.3V | 1.2/1.8/2.5/3.3V |
| PLLs | 2 | 2 | 4 | 4 | 4 |
| Max.I/O | 136 | 188 | 244 | 300 | 340 |
| Packages and I/O Combinations: | |||||
| 100-pin TQFP (14x14 mm) | 62 | ||||
| 144-pin TQFP (20x20 mm | 100 | 100 | |||
| 208-pin PQFP (28x28 mm) | 136 | 142 | |||
| 256-ball fpBGA (17x17 mm) | 188 | 188 | 188 | 188 | |
| 388-ball fpBGA (23 x23 mm) | 244 | 268 | 268 | ||
| 484-ball fpBGA (23x23 mm) | 300 | 340 | |||
相關推薦:
推薦資訊
HFB050078,HFB050100,HFB050150,HFB075100A,HFB075100B,HFB075100D,HFB3G075100A,HFB3G075100B,HFB3G075150A,HFB3G075150B,HFB3GL075100A,HFB3GL075100B,HFB3GL075150A,HFB3GL075150B,HFBL075100A,HFBL075100B,HFBM075100B,HFBM075100C,HFBM075100S,TA-0501003G,TA-0501003GNL,TA-0750753G,TA-0750753GNL,TA-0751003G,TA-0751003GNL,TA-0751503G,TA-0751503GNL,TA-1001003G,TA-1001003GNL,T-050078,T-050100,T-050150,T-075100
Rogers? CLTE-MW?層壓板是陶瓷填充、玻璃纖維布強化的PTFE復合材料,適用于5G和其它毫米波應用。為PCB設計師帶來性能卓越、低成本的材料計劃方案,特別適用于因物理或電氣原因壁厚受到限制的應用。
在線留言